FPGA

FPGA

viernes, 5 de octubre de 2012

Lab_7_maquina de estado_4





Implementacion 4



Maquina de estado con registro de salida para garantizar el dato guardado y mediante un pulso de reloj mostrar la salida



No hay comentarios:

Publicar un comentario