FPGA

FPGA

viernes, 5 de octubre de 2012

Lab_7_maquina de estado_4





Implementacion 4



Maquina de estado con registro de salida para garantizar el dato guardado y mediante un pulso de reloj mostrar la salida



Lab_6_maquina de estado_3


Implementacion 3




Diseño e implementacion de la maquina de estado tipo Moore y Mealy se maneja con 3 estados este ejercicio representa un semaforo de dos avenidas

jueves, 4 de octubre de 2012

Lab_5_Maquina_de_estados_2


Implementacion 2

Se desarrolla el programa y la implementacion de es tipo de maquina de estados Mealy

espero les guste gracias.

viernes, 7 de septiembre de 2012




Integrantes del grupo:


  • David Alfonso Toro Zambrano
  • David Humberto Hernandez Balcazar
  • Erwin Guillermo Castro

lunes, 3 de septiembre de 2012

Laboratorio_2




MODULO 12


Obteniendo la tabla de verdad se analiza en que valor se va a troncar el contador en nuestro caso es '1100'.
se hizo el decodificador en codigo y los flip flop's con diseño esquematico se unen para el desarrollo modulo 12.





jueves, 23 de agosto de 2012

Laboratorio No.1





David Alfonso Toro Zambrano  daviditotoro@gmail.com                                                         David Humberto Hernandez Balcazar lccld.kxxk@gmail.com    
         
Repertorio de saberes 

Somos estudiantes de Ingeniería Electrónica actualmente cursamos 8 semestre tecnologos en electronica industrial; tomamos el seminario de robotica movil. Sabemos programar en Asambler , Code warrior, C++,Xilinx para implementar y diseñar circuitos sobre plataformar pic, motorola, FPGA. Esperamos participar en la semana de ingenio y creatividad con un robot laberintoy participacion en maquina de Golbert.
Se conoce el manejo de software de simulacion de circuitos como  simulink Matlab, Proteus, PCB wizard y adicionalmente un programa de diseño llamado livewire, Fluitsim, Autocad; actualmente tomamos la electiva de sistemas de control y telematica y redes hemos tomado hasta 3 nivel de ingles, tenemos un libro tesis que se llama robot para el guiado de personas invidentes.



LABORATORIO # 1:  DECODIFICADOR HEXADECIMAL




Fig.No1 Representado en Block de notas



Este es un  conversor de binario a hexadecimal visualizando en 7 segmentos mediante un código de descripción de hardware VHDL que se muestra a continuación

Figura No.2: Codígo conversor binario a hexadecimal


Para llegar a dicho codigo se tabulo y se resolvio por medio de mapas de karnaugh la tabla de encendido del planteamiento lógico, para el funcionamiento del circuito.


Luego se procedio a transcribir el equivalente lógico (de compuertas) para cada segmento, negar toda la linea aya que se realizo con logica negada, y crear el símbolo esquematico total.

Dicho símbolo aparece como un solo elemento en muestra en la figura  No.2

Figura No.3: Digrama esquematico del conversor









El diagrama interno de las de "la caja"  se meustra en las siguentes figuras con sierto detalle.

Figura No.4: Diagrama esquematico interno 1

Figuara No.5: Diagrama esquematico interno2