I TRIPLE D
FPGA
viernes, 5 de octubre de 2012
Lab_7_maquina de estado_4
Implementacion 4
Maquina de estado con registro de salida para garantizar el dato guardado y mediante un pulso de reloj mostrar la salida
Lab_6_maquina de estado_3
Implementacion 3
Diseño e implementacion de la maquina de estado tipo Moore y Mealy se maneja con 3 estados este ejercicio representa un semaforo de dos avenidas
jueves, 4 de octubre de 2012
Lab_5_Maquina_de_estados_2
Implementacion 2
Se desarrolla el programa y la implementacion de es tipo de maquina de estados Mealy
espero les guste gracias.
Entradas más recientes
Entradas antiguas
Inicio
Suscribirse a:
Comentarios (Atom)